(11) Publication number:

11186919 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number.

09351434

(51) Intl.

H03M 13/12 G06F 11/10

(22) Application date: 19.12.97

(30) Priority:

(43) Date of application

publication:

09.07.99

(84) Designated contracting states: (71) SONY CORP Applicant:

(72) Inventor: HATTORI MASAYUKI MIYAUCHI TOSHIYUKI

(74)

Representative:


(54) VITERBI DECODER

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a Viterbi decoder that applies tight maximum likelihood decoding even to a terminated convolution code.

SOLUTION: This decoder is provided with a register array 102 in addition to a memory cell array by a truncation length placed corresponding to each state, and an output of a selector of each stage in the register array corresponding to a state 00 is given to a register 1021, selectors 1022, 1024 and 1026 in the register array 102. Furthermore, an output of a pre-stage register is respectively given to these three selectors. The three selectors select an output to a post stage according to the control by a control circuit, when a received word is terminated or otherwise. Thus, when the received word is terminated, information stored in the register array 102 is shifted as it is. Through such an operation, a path reaching the state 00 is decoded.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公閱番号

特開平11-186919

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl.*

識別記号

 \mathbf{F} I

H03M 13/12 G06F 11/10

330

H03M 13/12

G06F 11/10

330N

審査請求 未請求 請求項の数5°OL (全 16 頁)

(21)出題番号

(22)出顧日

特顯平9-351434

平成9年(1997)12月19日

(71)出版人 000002185

ソニー株式会社

東京都品川区北岛川6丁目7番36号

(72)発明者 服部 雅之

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 宮内 俊之

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 杉浦 正知

(54) 【発明の名称】 ピタピ復号装置

(57)【要約】

ターミネートされた量み込み符号に対しても 厳密な最尤復号が可能なビタビ復号装置を提供する。

【解決手段】 各ステートに対応して配置された打ち切 り長分のメモリセルの列に加えて、レジスタ列102を 備え、ステート00に対応するレジスタ列内の各段のセ レクタの出力がそれぞれ、レジスタ列102内のレジス タ1021, およびセレクタ1022、1024および 1026に入力される。また、これら3個のセレクタに は、前段のレジスタの出力がそれぞれ入力される。そし て、これら3個のセレクタは、受信語がターミネートさ れた時とそれ以外の時とで、コントロール回路による制 御に従って後段への出力を切り替える。これにより、受 **信語がターミネートされた時には、レジスタ列102内** に記憶された情報がそのまま遷移させられる。このよう な動作により、ターミネートにステート00に到達する パスを復号することができる。



【特許請求の範囲】

【請求項1】 ターミネートされた畳み込み符号を連続 して受信するビタビ復号装置において、

1

ターミネートするステートに到達するパスを必ず復号す るようになされたことを特徴とするビタビ復号装置。

【請求項2】 請求項1において、

レジスタ**遷移法を行**うパスメモリに打ち切り長分のレジ スタ**列**をさらに一列付加し、

上記レジスタ列に、ターミネートするステートに対応する復号語を記憶しておき、ターミネート時には、レジスタ列に記憶した復号語を順に出力することを特徴とする ビタビ復号装置。

【請求項3】 請求項1において、

レジスタ遷移法を行うパスメモリに、ターミネートする ステートに対応するレジスタ列内の各メモリセルの選択 情報をコントロールするコントロール回路をさらに付加 し、

上記コントロール回路の動作によってターミネート時にはターミネートするステートに対応する復号語をそのまま出力することを特徴とするビタビ復号装置。

【請求項4】 請求項1において、

トレースバック法を行うパスメモリを有し、

打ち切り長をターミネート長のm/n (m, nは整数)となるように設定することにより、

ターミネート時にはターミネートするステートからトレースを開始することを特徴とするビタビ復号装置。

【請求項5】 請求項1において、

ターミネート時にはターミネートするステート以外のス テートのステートメトリックを充分大きい値に設定する ことにより、

ターミネートするステートを通過するパスを必ず復号す るようにしたことを特徴とするビタビ復号装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば衛星放送 等で使用される畳み込み符号の最尤復号法に使用される ビタビ復号装置に関する。

[0002]

【従来の技術】畳み込み符号を復号する方式の一つとして、ビタビ復号方式が知られている。このビタビ復号方式が知られている。このビタビ復号方式は、畳み込み符号に対する最尤復号方式であり、送信側のエンコーダから生成され得る符号系列の中から、受信された符号系列に最も近い系列(以下、このような系列を最尤パスと表記する)を選ぶことにより、誤り訂正を行う。すなわち、送信側のエンコーダによる符号化方法に基づいて作成される、遷移ダイヤグラム(以下、トレリスと表記する)を前提とし、遷移ダイヤグラム上で生じ得る遷移の内から、例えば受信された符号系列とのハミング距離が最小となるものを最尤パスとして選択するようになされている。

【0003】ビタビ復号方式を行うビタビ復号装置はブランチメトリック、すなわちトレリス上の各状態に達するパスと受信された符号系列とのハミング距離をロックに従って計算するブランチメトリック計算回路と、ブランチメトリックに基づいてステートメトリックを計算し、ステートメトリックの値を比較して最大を選択するACS回路、ステートメトリックの値を記憶する正規化回路、ステートメトリックの値を記憶すステートメトリック記憶回路、ACSによる選択結果だって復号データを生成するパスメモリ回路を備える成とされている。

【0004】ここで、パスメモリ回路としては、レジタ列を用いてパス選択内容を遷移させるレジスタ遷移を行うものと、RAMを用いてパス選択内容を記憶させ、記憶内容をトレースして復号する方法を行うもの2種類がある。以下、これら2種類の方法について説する。

【0005】従来のビタビ復号装置において使用されきたレジスタ遷移法においては、パスメモリ回路内にレクタとレジスタからなるメモリセルをトレリス上に置し、ACS回路から出力されるパス選択情報に基づてレジスタの内容を遷移させる。そして、最終段のメリセルの出力の内、最尤ステートの出力を選ぶことにって最尤パスに対する情報を選択し、復号データを出する。

【0006】このようなレジスタ遷移法は、高速動作可能であるという利点がある反面、打ち切り長が長くると回路規模が膨大になるという欠点がある。特に、近は、打ち切り長が100を越えるような用途も出てたので、回路規模の大型化が深刻な問題となっている。【0007】そこで、近年では、RAM(Random Acces Memory)を用いてパス情報を記憶し、記憶した情報をレースすることで復号する方法が盛んに研究されている。以下、この方法をトレースバック法と呼ぶ。

【0008】ところで、畳み込み符号の符号化を終結せる方法としてターミネートが知られている。ターミートされた畳み込み符号をビタビ復号する場合には、一ル0のステートからパスを遡って復号することによて最尤パスを得ることができる。但し、従来から使用れているビタビ復号装置では、ターミネートされた畳込み符号を連続して受信する場合に、通常の動作によて復号を行うことが多い。

[0009]

【発明が解決しようとする課題】このような復号方法においては、ターミネートされた畳み込み符号に続いて、の畳み込み符号が連続して入力された時に、厳密な最に復号ができず、復号誤りが生じるおそれがあるというと題がある。この問題は、ビタビ復号を行う際にターミート区間を考慮しないことに起因するものであるから、上述したレジスタ遷移法およびトレースバック法の何2

50

においても生じるものである。

【0010】この発明は、このような事情に鑑みて提案 されたものであり、従ってこの発明の目的は、ターミネ ートされた畳み込み符号に対しても厳密な最尤復号が可 能なビタビ復号装置を提供することにある。

[0011]

【課題を解決するための手段】請求項1の発明は、ター ミネートされた畳み込み符号を連続して受信するビタビ 復号装置において、ターミネートするステートに到達す るパスを必ず復号するようになされたことを特徴とする ビタビ復号装置である。

【0012】以上のような発明によれば、ターミネート するステートに到達するパスを必ず復号することができ るので、ターミネートされた畳み込み符号に対する最尤 復号をすることが可能となる。

[0013]

【発明の実施の形態】以下、図面を参照して、この発明 の第1の実施形態について説明する。まず、図1を参照 してこの発明の第1の実施形態の全体構成について説明 する。この発明の第1の実施形態は、ブランチメトリッ ク計算回路701、ACS回路702、正規化回路70 3、ステートメトリック記憶回路704、およびパスメ モリ回路705を備える構成とされており、送信側から 伝送路を介して受信されたデータが入力された時、送信 側のエンコーダから生成され得る符号系列の中から最尤 パスを選択し、選択内容に基づいて復号データを生成す る。

【0014】すなわち、送信仰のエンコーダによる符号 化方法に基づいて作成される、例えば図2に示すような 遷移ダイヤグラム(以下、トレリスと表記する)を前提 とし、遷移ダイヤグラム上で生じ得る遷移の内から、例 えば受信された符号系列とのハミング距離が最小となる ものを最尤パスとして選択するようになされている。

【0015】ブランチメトリック計算回路701は、受 信データ信号s701が入力されたとき、この受信デー タのブランチメトリックを計算して、計算結果をブラン チメトリック信号s702として出力する。ACS回路 702は、ブランチメトリック信号s702と、ステー トメトリック記憶回路704から入力されるステートメ トリック信号s705とに基づいて、あるステートに合 40 流する2本のそれぞれのパスに対し、ブランチメトリッ クとステートメトリックとを加算してそれら加算値を比 較し、比較結果に基づいて尤度の高いものを選択して、 新ステートメトリックとする。

【0016】このような選択の内容をパス選択情報 s 7 06として出力し、最小のステートメトリックを持つス テートの番号を最尤ステート信号s707として出力 し、新たに得られたステートメトリックを新ステートメ トリック信号s703として出力する。

=3の場合を例として説明する。図2のトレリスは、 個のステート〇〇、〇1、10、11を有し、拘束長 3の場合のトレリスの一例である。ここで矢印は各タ ムスロット毎に生じ得るパスを示しており、復号デー タ'0' に対応するパスを点線で示し、復号データ'1' ~ 対応するパスを実線で示した。各タイムスロット毎に べてのステートには合流する2本のパスが存在する。 こで、あるステートに合流する2本のそれぞれのパス(対し、受信信号とパスとのハミング距離(ブランチメ リック)と、それまでのブランチメトリックの累積和 (ステートメトリック) とを加算して比較を行い、こ(比較結果に基づいて尤度の高いものが選択される。

【0018】正規化回路703は、ACS回路702; ら出力される新ステートメトリック信号s703から主 小のステートメトリックを減算する方法等を用いて正規 化し、予め設定されている範囲内の値にして、正規化と テートメトリック信号s704として出力する。ステー トメトリック記憶回路704は、正規化回路703かに 出力される正規化ステートメトリック信号s704を言 憶し、これをステートメトリック信号s705として」 CS回路702に戻す。ステートメトリック記憶回路、 04の構成の一例を図3に示す。図2のトレリスにおり る4個のステートに対応して4個のレジスタを有するキ のとされている。図3においてはこれら4個のレジスク を5ビットのレジスタとしたが、他のビット数のレジン タを用いても良い。

【0019】次に、この発明の第1の実施形態における パスメモリ回路705についての説明を行うに先立っ て、理解を容易とするために、レジスタ遷移法を実現す る一般的なパスメモリ回路の構成について説明する。せ レクタとレジスタとから図4に示すように構成される> モリセルが図2に示したトレリスに配置されてなるパン メモリ回路の構成を図5に示す。図5中ではメモリセ/ をMSと表記した。かかる構成において、ACS回路「 02から出力されるパス選択情報に基づいてレジスタ6 内容を遷移させることにより、各メモリセルのレジスク 内に、各ステートからの生き残りパスに対応する情報は 保存される。従って、図2に示したトレリスを前提とし た復号、すなわち、4個のステートを有し、拘束長= 3、打ち切り長=4の場合のレジスタ遷移法による復り が実現される。

【0020】このような一般的なパスメモリ回路におい ては、ターミネートされた畳み込み符号を連続して受信 する際に厳密な最尤復号を行うことができないという間 題がある。以下、かかる問題について説明する。畳みだ み符号の符号化を終結させるために、情報ビットが全て 入力された後に、(拘束長-1)個の0を符号器に入す する方法が知られている(図6参照)。このように所反 の時点において符号器のステートをオールのにすること 【0017】ここで、パスの選択方法について、拘束長 50 をターミネートと呼び、符号化を開始してからターミネ ートが終了するまでの時刻数をターミネート長と呼ぶ。 【0021】ターミネートされた畳み込み符号をビタビ 復号する場合には、オール0のステートからパスを遡っ て復号することによって最尤パスを得ることができる。 但し、実際のビタビ復号装置では、ターミネートされた 畳み込み符号を連続して受信する場合には、通常の動作 によって復号を行うことが多い。

【0022】しかし、このような復号方法においては、ターミネートされた畳み込み符号に続いて次の畳み込み符号が連続して入力された時に、厳密な最尤復号ができ 10 ない場合がある。このような場合について以下に説明する。図7に示すような、拘束長=3の畳み込み符号器を使用する場合において、符号をターミネートさせた後に、引続き次の符号化を行う場合を考える。この場合のトレリスの一例を図8Aに示す。図8Aでは、ターミネート区間に後続する符号を、オール0のステートからパスを遡って復号することによって最尤パスを得る場合に、トレースされるトレリスを示している。

【0023】そして、正しいパスがオール0のバス(図8BにおけるPr)であった場合を考える。この場合に、ターミネートを考慮せずに復号を行うと、図8Bに示すような誤りパスPeが復号されるおそれがある。この誤りパスPeは、オール0のパスPrとのハミング距離が6と小さため、誤って復号結果とされる確率が比較的高いためである。

【0024】この誤りパスPeを誤って復号したとすると、ターミネートを行っている区間の復号ビットを無視しても、伝送情報に係る情報ビットに1ビットの誤りを含むことになる。本来のターミネートされたトレリス上にはこのパスは存在しないので、ターミネート区間を考 30 慮して厳密な最尤復号を行うならば、このような復号誤りは起こらないものである。

【0025】以上の事情に鑑み、ターミネート区間を考慮して厳密な最尤復号を行うようにした、この発明の第1の実施形態におけるパスメモリ回路705の構成を図9に示す。パスメモリ回路705は、各ステート対応して配置された打ち切り長分のメモリセルの列に加えて、レジスタ列102を備え、コントロール回路101がターミネート情報に基づいてこのレジスタ列102を制御するようになされている。

【0026】すなわち、ステート00に対応するレジスタ列内の1段目、2段目、3段目および4段目の各セレクタの出力がそれぞれ、レジスタ列102内のレジスタ1021、およびセレクタ1022、1024および1026に入力される。また、セレクタ1022、1024、1026には、前段のレジスタ1021、1023、1025の出力がそれぞれ入力される。そして、セレクタ1022、1024、1026は、コントロール回路101の指令に従って、入力されるデータの内の一方を後段のレジスタに出力する。

【0027】各ステート毎の生き残りパスに対応する報は、ACS回路702から入力される各ステート毎パス選択情報に従って遷移させることによってレジス内に記憶される。受信語がターミネートされるまでの間においては、最終段の出力の内、最尤ステートの出を選ぶことによって最尤パスに対応する情報を選択し復号データを出力する。この期間には、コントロール路からレジスタ列102に例えば17が出力されて、ジスタ列102にもステート0に対応する復号語が記される。

【0028】一方、受信語がターミネートされた時には、コントロール回路101からレジスタ列102へ信号を例えば'0'に切り替えて、レジスタ列102内記憶された情報をそのまま遷移させる。そして、最終の選択回路103でレジスタ列102の出力をそのま復号語として出力する。このような動作により、ターネートにステート00に到達するバスを復号することできる。

【0029】また、レジスタ102の内容が出力されいる期間に、その他の4個のレジスタ列は、後続の昼込み符号に対応する通常の遷移を改めて開始し、レジタ列102の内容が全て出力されると同時に通常の復動作に戻し、コントロール回路101からの信号を'0に切り替える。以上のように、この発明の第1の実施態においては、ターミネートされた畳み込み符号が連して入力される場合にも、復号の動作を連続したままーミネートするステートに到達するパスを復号するこができる。これによってターミネートされた符号をも、密に最尤復号することが可能となり、復号誤り率を改することができる。

【0030】次に、この発明の第1の実施形態とは異る構成を有するパスメモリ回路805を用いた、この明の第2の実施形態について説明する。図10に、こ発明の第2の実施形態におけるこのパスメモリ回路85の構成を図示する。パスメモリ回路805は、拘束=3、打ち切り長=4の復号を行うに際し、受信語がーミネートされたものであっても厳密な最尤復号を行機能を有するものである。

【0031】パスメモリ回路805は、各ステート対けして配置された打ち切り長分のメモリセルの列において、ステート00に対応するレジスタ列203内の各モリセルのセレクタに入力される信号を、コントロー、回路によって制御するようにしたものである。すなわち、セレクタ204、205、206および207を対し、これらのセレクタにはパス選択情報と'0'が入力になるようになされる。そして、セレクタ204~20はコントロール回路201に指令に従って、パス選択情報と'0'の内の一方をレジスタ列203内の各メモリルのセレクタにコントロール信号として入力する。

60 【0032】このような構成により、次のような動作》

実現される。すなわち、受信語がターミネートされるまでの間はステート00のレジスタ列203に対するコントロール信号としてパス選択情報を与えて通常のレジスタ遷移を行う。そして、最終段の出力の内、最尤ステートの出力を選ぶことによって最尤パスに対応する情報を選択し、復号データを出力する。一方、受信語がターミネートされた時、そのクロックでは、ステート00のレジスタ列203に対するコントロール信号としてセレクタ204~207が0'を与えるように制御し、そのクロックでの記憶内容をそのまま遷移させる。

【0033】次のクロックでは、1段目のメモリセルのセレクタにはセレクタ204がパス選択情報を与え、また、2段目以降のメモリセルのセレクタにはセレクタ205~207が'0'を与える。さらに次のクロックでは、2段目までのメモリセルのセレクタにはセレクタ204、205がパス選択情報を与え、また、3段目以降のメモリセルのセレクタにはセレクタ206、207が'0'を与える。以下、打ち切り長分、順にコントロール信号を切り替えていき、ターミネート時にステート00のレジスタ列に記憶してあった復号語の出力が完了す20るまでは、最終段の選択回路202でステート00からの出力を復号データとして出力する。

【0034】また、ステート00のレジスタ列に記憶されていた復号語の出力が終わるまでの期間、続いて入力される畳み込み符号に対して、パスメモリが通常の動作を行っているので、ターミネートされた符号の復号が終わると同時に通常の復号に戻すことができる。

【0035】以上のように、この発明の第2の実施形態においても、ターミネートされた畳み込み符号が連続して入力される場合にも、復号の動作を連続したままターミネートするステートに到達するバスを復号することができる。

【0036】上述したこの発明の第1の実施形態およびこの発明の第2の実施形態は、レジスタ遷移法を前提とするものである。ところで、ターミネートされた畳み込み符号が連続して入力される場合に生じ得る復号誤りは、トレースバック法による復号を行うビタビ復号装置においても同様に問題とされる。そこで、トレースバック法においてかかる問題点を解決する、この発明の第3の実施形態について説明する。但し、理解を容易とする40ために、従来から用いられている一般的なトレースバック法について先ず説明する。

【0037】トレースバック法におけるトレースの原理的な動作を拘束長=3の場合を例として説明する。図11において、ステート01からトレースする場合を考える。ステート01への遷移の可能性があるステートは、ステート00とステート10である。ここでパスメモリには、ステート00側のパスを選んであった時には1(すなわち前ステートの最上位ビット)が記憶してある。

【0038】また、何れのステートから遷移する場合も入力は1であり、これはステート01の最下位ビッで表現されている。以上により、トレースの動作は次ように行えば良い。図12に示すように、トレースを当ちるトレース開始ステートの最下位ビットを復号ビトとし、トレース開始ステートに後続してトレースすがトレースステートの番号は、トレース開始ステートを最上位ビットから下位2ビット目までに、パスメモリーのビットを新たに最上位ビットとして付け加えることではする。このような動作によって、最小ステートメリックをとるステートから、選択されたパスを遡るこができる。

【0039】ところで、ビタビ復号装置を高速に動作: せるためには、RAMはクロック毎に一回しかアクセン できない。各RAMに対して1回のアクセスで復号を行 うために、シングルポートのメモリを4つ備えたパス。 モリ回路を使用する場合について説明する。以下の説と においては、符号の拘束長=3、打ち切り長=4を前打 とする。この場合に使用されるパスメモリ回路は、スー ート数分のビット数 (この例では4ビット) と、打ちt り長分のワード数(この例では4 ワード)を持つシング ルポートのRAMを4つ備えたバスメモリ回路である。 【0040】ACS回路702からパスメモリ回路へ は、ステート数分のバス選択情報が毎クロック入力され る。4つのRAMは、以下の(1)~(4)の4つの作 割を打ち切り長分のクロック (ここでは4クロック) 4 に順次切り替える(図13参照)。また、このようなっ ペレーションに基づく4個の各RAMの動作の一例をE 14に示す。

30 【0041】(1)パス選択情報を順次書き込む。

【0042】(2)書き込まれたパス選択情報に基づいて順次トレースする。復号は行わない。

【0043】(3)アクセス無し。

【0044】(4)(2)でのトレース結果から順次トレースを行って復号ビットを出力する。

【0045】このようなパスメモリ回路の構成およびスペレーションによって、トレースパック法による復号/ 実現される。

【0046】以上のようなトレースバック法を行うビジャを復号装置において、畳み込み符号のターミネートに行る上述の問題点を解決する、この発明の第3の実施形態について説明する。図15に、この発明の第3の実施形態におけるパスメモリ回路905の構成を示す。パスフモリ回路905は、拘束長=3、ターミネート長/4=40 復号を行う場合に、4ビット、4ワードのシングルボートのRAMを4個用いることでトレースバック法によて復号を行うパスメモリ回路である。ここで、パス選択作報のRAMへの書き込みの開始時点は、符号化の開始時のよと合わせておくものとする。

る。

q

【0047】RAM30、31、32、33はコントロール回路301で生成されるコントロール信号 s 303 に従って、ACS回路から人力されるパス選択情報 s 302の書き込みと、記憶したパス選択情報の読み出しを行って、読出パス選択情報 s 304、 s 305、 s 306、 s 307をコントロール回路301に入力する。受信語がターミネートされるまでの間のメモリのオペレーションは、従来から行われているのと同様に、以下の役割を切り替えて行う。

【0048】(1)パス選択情報を順次書き込む。

【0049】(2)書き込まれたバス選択情報に基づいて順次トレースする。復号は行わない。

【0050】(3)アクセス無し。

【0051】(4)(2)でのトレース結果から順次トレースを行って復号ビットを出力する。

【0052】一方、ターミネートされた区間を復号する際には、(4)の役割を担うRAMが(2)でのトレース結果ではなく、ステート00からトレースを開始するようにして、復号を行う。このため、コントロール回路301がターミネート信号s301に従って各RAMの動作を切り替えるようになされている。ここで、符号化の開始時点とRAMの書き込みの開始時点を合わせてあること、および打ち切り長がターミネート長の1/4の関係にあることにより、ターミネート終了のタイミングは、トレース開始のタイミングと一致する。また、ターミネートされた区間の復号を行っている間も、次の区間の復号のための(2)の部分のトレースが行われているので、ターミネートされた符号の復号が終わると同時に、通常の復号の動作に戻すことができる。

【0053】(4)でトレースによって復号された信号 30 s 308は、出力パッファ302に入力され、本来の時系列順に並べ換えられた後に復号ピット信号s 309として出力される。以上のように、この発明の第3の実施形態においても、ターミネートされた畳み込み符号が連続して入力される場合にも、復号の動作を連続したままターミネートするステートに到達するパスを復号することができる。

【0054】上述したこの発明の第1、第2および第3の実施形態は、パスメモリ回路においてターミネートに係る問題点を解決するようにしたものである。これに対 40して、ステートメトリック記憶回路においてターミネートに係る問題点を解決するようにした、この発明の第4の実施形態について以下に説明する。この発明の第4の実施形態についても、全体的な構成は、上述したこの発明の第1の実施形態等と同様である。この発明の第4の実施形態におけるステートメトリック記憶回路1004は、拘束長=3の符号を復号する際に4ビットのブランチメトリックと、5ビットのステートメトリックを設定した場合のステートメトリックの記憶回路であ 50

【0055】そして、各ステート00、01、10おび11に到達するパスのステートメトリックを記憶す4個のレジスタの前段には、セレクタ401、402403および404が設けられている。各セレクタには、正規化回路から正規化されたステートメトリックには、正規化回路から正規化されたステートメトリックにが入力される。また、ステート00に対応するセレクタ402~404には値31(5ビット表現される最大値)がさらに入力される。そして、セクタ401~404にはターミネート情報が入力され、各セレクタは、このターミネート情報が入力ステトメトリックと、値0または31の内の一方を出力する。ACS回路702内でステートメトリックがオーーフローを起こさないように、値31でクリッピング行われている。

10

【0056】ステートメトリック記憶回路1004に、いて、受信語がターミネートされるまでの期間は、セクタ401~404がステートメトリックの値を後段(各レジスタに出力する。これにより、順次ステートメリックを更新して打ち切り長以前の復号データを出力るという、通常の復号がなされる。一方、受信語がターミネートされた時には、各セレクタがステートメトリックの値以外の値を後段の各レジスタに出力する。

【0057】従って、ステート00のステートメトリックが0に、その他のステートのステートメトリックが1に初期化される。ここで、1クロックの間のブランデメトリックが4ビットであることにより、図17に示ように、期間P51およびP52における各ブランチントリックの値はいずれも15(4ビットで表現される1大値)以下なので、新しい畳み込み符号が始まってかり2クロックの間(すなわち、期間P51およびP526経過後)にステート00を起点とするパスに対するメリックは30以下となる。このため、ステート00かりのパスが必ず選択されることになる。

【0058】以後の動作を通常の復号時と同様に行い、打ち切り長分遡って復号を行っても、ターミネートを行った時刻の復号は必ずステート00を通過するパスのいから最尤のものが選ばれることになる。以上のように、この発明の第4の実施形態においても、ターミネートでれた畳み込み符号が連続して入力される場合にも、復分の動作を連続したままターミネートするステートに到まするパスを復号することができる。

【0059】上述したこの発明の第1の実施形態等にはいては、拘束長=3、打ち切り長=4の場合について意明したが、この発明は、拘束長および打ち切り長が任意の値をとる場合に適用することができる。

[0060]

【発明の効果】上述したように、この発明は、受信語6 50 ターミネート区間を考慮してビタビ復号を行うようにし たものである。このため、ターミネートされた畳み込み 符号に対して**最尤復**号をすることが可能となる。

【図面の簡単な説明】

【図1】この発明の一実施形態の全体的な構成について 説明するためのブロック図である。

【図2】拘束長=3の場合の遷移ダイアグラムについて 説明するためのブロック図である。

【図3】従来から使用されている一般的な装置における ステートメトリック記憶回路について説明するためのブ ロック図である。

【図4】 レジスタ遷移法におけるパスメモリのメモリセルについて説明するための略線図である。

【図5】 レジスタ遷移法におけるパスメモリ中のメモリセルの配置について説明するための略線図である。

【図6】ターミネートについて説明するための略線図で ある。

【図7】拘束長=3の畳み込み符号器の一例を示す略線 図である。

【図8】ターミネート時のトレリスと、従来から使用されているビタビ復号装置における復号誤りについて説明 20するための略線図である。

【図9】この発明の第1の実施形態におけるパスメモリ 回路について説明するためのブロック図である。 【図10】この発明の第2の実施形態におけるパスメ リ回路について説明するためのブロック図である。

12

【図11】トレースバック法におけるトレースの原理 ついて説明するための略線図である。

【図12】トレースバック法におけるトレースの方法。 ついて説明するための略線図である。

【図13】従来から使用されている一般的なトレース。 ック法における各RAMの役割について説明するため。 略線図である。

10 【図14】従来から使用されている一般的なトレース ック法におけるメモリオペレーションについて説明す ためのブロック図である。

【図15】この発明の第3の実施形態におけるパスメ・ リ回路について説明するためのブロック図である。

【図16】この発明の第4の実**施形態におけるパ**スメーリ回路について説明するためのブロック図である。

【図17】ステート00からのパスに対するメトリックについて説明するための略線図である。


【符号の説明】


705・・・パスメモリ回路、101・・・コントロール回路、805・・・パスメモリ回路、905・・・/スメモリ回路、905・・・/スメモリ回路、1004・・・ステートメトリック記憶回路


【図2】




【図17]










nativez.














【図8】





【図11】




[図12]








【図13】



【図16]



【図14】

D:トレースして復母 T:トレースのみ W: 書き込み No Operation Adress:3 Adress:2 Adress:0 Adress:0 Adress:1 Adress:2 Adress:3 Adress:3 Adress:2 Read Read Read Read ₹ ۵ ₹ Read ۵ VAdress:0 Read #rite ₹ Δ Adross:2VAdross:3VAdross:3VAdross:2VAdross:1 #rite Read 0 ₹ No Operation 灰金 Read ۵ ₹ Road ۵ € Adress:3 Adress:2 Adress:1 Adress:0
Read Read Read Read <u>₹</u> ≩ Road ۵ ۵ Adress:3 \ Adress:2 \ Adress:1 \ Read ≯ Read Road No Operation VAdress:1V Read ۵ ₹ Adress:0 Write € ۵ RAMO RAM2 RAM3 RAM1 RAMO RAM1 RAM2 RAM3

